Fehleranalyse auf DIE-Ebene durch hochpräzises selektives Abtragen der Chip-Layer

Mögliche Anwendungsbereiche:

  • Sicherung der Design- und Prozessqualität
  • Kontrolle und Bewertung ausgewählter DIE-Layer
  • Gewinnung von Basisinformationen zur Optimierung des DIE-Layouts
  • Fehleranalyse auf DIE-Ebene

Chip-Rückpräparation mittels HTV - DIE-Layering®-Verfahren

Zur präzisen Prozesskontrolle und Fehlersuche auf DIE-Ebene erfolgt die Analyse innenliegender Chip-Layer durch das von HTV entwickelte DIE-Layering®-Verfahren.

Präzise werden einzelne Lagen des DIEs von der Passivierung bis zum ausgewählten DIE-Layer unter Verwendung spezifischer Ätzverfahren in einer einzigartigen Kombinatorik abgetragen. Die Analyse und Bewertung der freigelegten Strukturen erfolgt anschließend im Raster-Elektronen-Mikroskop (REM).

Detaillierte Rückschlüsse werden so für die Prozess-Optimierung z.B. bei der Wafer-Produktion gewonnen oder Fertigungsfehlern bei auffälligen, bereits verbauten Bauteilen schnell erkannt.